ASIC 硬件算术IP核复用

ASIC 硬件算术IP核复用

74LS283 分立芯片仅固定4 位加法;ASIC 超前进位加法IP核新技术基于FinFET三维晶体管工艺,可自定义8/16/32 位位宽,集成进位预判加速电路,运算延迟降低40%;在AI 芯片、MCU 算术单元中标准化复用,无需外部级联多片74LS283;国内芯原、华大九天推出开源加法器IP,适配国产28/14nm 流片工艺,降低专用运算芯片开发周期。